



PCIE 与其它协议共享 SERDES DUAL 使用说明

上海安路信息科技股份有限公司

APUG053 (v1.0) 2022 年 3 月



目 录

目 录	2
1 概述	4
2 功能描述	5
2.1 功能特性	5
2.2 功能介绍	5
2.3 PCIe 功能测试模块介绍	7
2.3.1 PCIe 数据流描述	7
2.3.2 UBUS 与寄存器描述	8
2.3.1 PCIe IP 配置	8
2.4 SERDES 功能测试模块介绍	10
2.4.1 SERDES 部分数据流描述	10
2.4.2 SERDES IP 配置	10
3 示例使用方法	10
3.1 文件说明	10
3.2 示例工程宏定义说明	10
3.3 仿真实验	11
3.3.1 SERDES 仿真准备步骤	11
3.3.2 PCIe X1 时仿真准备步骤	11
3.3.3 PCIe X2 时仿真准备步骤	12
3.3.4 运行仿真流程	12
3.4 上板测试	13
4 资源消耗	14



5 工程文件信息	14
6 移植与注意事项	15
7 参考文献	16
版本信息	17
免责声明	17

本文描述 PCIE 与其它协议共享 SERDES DUAL 的应用设计，仅供参考。本文档不随数据手册同步更新，不随软件版本更新，具体涉及到规格与特性以该器件数据手册为准。

1 概述

PH1A400SFG900 内部集成一个 PCI Express 硬核控制器（下文中简称 PCIE），可提供高带宽、可配置和高可靠性的 PCIE 互联。另外器件提供 8 个 SERDES DUAL 共 16 路 SERDES 收发器，PCIE 控制器和 SERDES 资源如下图所示。




图 1-1 PH1A400SFG900 中 PCIE 控制器和 SERDES 资源示意图

PCIE 控制器硬核最大支持 4 条 Lane，通过 PIPE 接口与 SERDES DUAL 相连，其中每两条 Lane 共用一个 SERDES DUAL。如图 1-1 所示，PCIE 硬核只能使用位于 BANK82 与 BANK83 的 SERDES DUAL，当不使用 PCIE 时，这两个 SERDES DUAL 可以用作普通协议。

当 PCIE 工作在 X1 模式时，只需使用 1 个 SERDES DUAL 中的一条 Lane（即 Bank 83 的 Lane1），此时另外一条 Lane（即 Bank 83 的 Lane0）可以在一些线速率下用作普通协议使用（具体请参考 2.4.2 节）。同样，PCIE 工作在 X2 模式时需要使用一个完整的 SERDES DUAL（即 Bank 83），此时另外一个 SERDES DUAL（即 Bank 82）可用作其它协议。基于此背景，本文提供 PCIE X1 与 X2 时，剩余空闲 SERDES



的使用方法。

2 功能描述

2.1 功能特性

PCIE X1 时特性如下：

- TD 5.5.1.47579 及以上版本；
- PCIE 配置为 GEN1 或 GEN2、X1 和 EP 模式；
- PCIE X1 时软件默认使用 BANK83 位置的 SERDES Lane1；
- 普通协议同样约束在 BANK83, 只能使用 Lane0 的数据端口；
- PCIE 控制器与 SERDES BANK 83 Lane0 没有数据流交互，对于各自的数据分别校验。

PCIE X2 时特性如下：

- TD5.5.35105 及以上版本软件；
- PCIE 配置为 GEN1 或 GEN2、X2 和 EP 模式；
- PCIE 使用位于 BANK83 的 SERDES DUAL；
- 普通协议将 SERDES 约束在 BANK82 位置；
- PCIE 控制器与 SERDES BANK 82 没有数据流交互，对于各自的数据分别校验。

2.2 功能介绍

示例工程结构如图 2-1 所示，整个工程的顶层为 `pcie_ep_case`。




图 2-1 工程框架结构

SERDES 部分主要模块及功能如下：

- multi_dual_top 为 SERDES 部分顶层模块；
- prbs_gen 模块用来产生 PRBS 数据源；
- prbs_chk 模块用来校验接收到的数据；
- serdes_support 模块内包含了使用 SERDES IP 的基本单元，包含时钟、复位、SERDES IP 三部分。

PCIE 部分主要模块及功能如下：

- pcie_ep_support 模块用于例化安路 PCIE 硬核；
- tlp_access_ep 模块通过 trgt1 接口接收主机软件发送的 TLP 报文。如果是 MemWr 包，解析出数据 payload 存到本地内存；当收到读请求时，通过 client0 接口返回完成包。Trgt1 接口和 client0 接口是接收请求和发送数据以及完成包的主要接口。该接口信号较多，控制时序较为复杂，适用于高性能读写的场景。
- elbi_bar 模块功能与 tlp_access_ep 模块类似，使用 elbi 接口接收 MemWr 写请求或者 MemRd 读请求，同样也是用 elbi 接口返回完成包。该接口时序简单，但是每次只能进行一个 DW 的操作，效率较低，适用于控制和状态寄存器读写等应用场景。



- `int_request` 模块用于产生 legacy 中断；
- `dbi_access` 模块通过 DBI 接口访问控制器内部的 CDM 寄存器。

SERDES 硬核功能和接口介绍详见《UG909》，PCIe 硬核功能和接口介绍详见《UG913》

2.3 PCIe 功能测试模块介绍

2.3.1 PCIe 数据流描述

本文档所述方案主要验证 PCIe 与 SERDES 共享 SERDES DUAL，此处只做简要说明，详细设计请参考《APUG039_PH1A400 PCI Express RC 对接 EP 参考设计使用说明》、《UG913_安路科技 PH1A400 系列 FPGA PCI Express 用户手册》。

本文中 PCIe 控制器配置为 EP 模式，上板验证时需要将板卡与 RC 设备通信，上板时模块示意图如图 2-2 所示。仿真时需要在 testbench 中例化一个 PCIe RC，结构如图 2-2 所示。

仿真调试时，在 testbench 模块中将 CFGWR0/CFGRD0/IOWR/IORD/MEMWR/MEMRD 这些 request 通过 UART 发出，经过 UBUS bridge 转换后进入到 tlp_access_rc。tlp_access_rc 模块会把这些 request 组包，然后送到 pcie_rc_core 的 clinet0_* 端口发出。

在 EP 侧，pcie_ep_core 收到对端的 request，CFGWR0/CFGRD0 直接被 pcie_ep_core 接收，BAR0 的 request 通过 ELBI 总线送给 elbi_bar，BAR2 的 request 通过 trgt1_* 端口送给 tlp_access_ep。对于 CFGWR0/CFGRD0 request，pcie_ep_core 会直接给出 completion。BAR0/BAR1 的读写，经过 ELBI 总线；其他 BAR 读写，经过 Trgt1 接口。如果是对 BAR0 的 MEMWR/MEMRD，elbi_bar 执行读写操作并返回响应。如果是对 BAR2 的 MEMWR/MEMRD 或 IOWR/IORD，tlp_access_ep 收到 trgt1_* 端口的 request，执行读写操作，并对 MEMRD/IOWR/IORD 返回 completion。

注：elbi_bar 一次只能执行 1 个 Dword 读写。

本参考设计的 testbench 通过操作 UBUS 寄存器模拟了 UART 收发命令，与实际调试能够一一对应，并提供了 ubus 命令示例。




图 2-2 PCIe RC 对接 EP 示意图

2.3.2 UBUS 与寄存器描述

UBUS 是基于 UART 的本地总线，与 RC 的 DBI 接口对接，可以借此完成配置寄存器的读写和发送读写 request。UBUS 的寄存器描述请参考《APUG039_PH1A400 PCI Express RC 对接 EP 参考设计使用说明》。

dbi_en 信号是 RC 端 DBI 总线和内部本地总线的切换控制信号。在配置阶段，需要用 DBI 总线读写 RC 端本地的配置寄存器，需要把 dbi_en 设置为 1。如果是发送读写 request，dbi_en 需要设为 0。

2.3.1 PCIe IP 配置

打开示例工程后，如图 2-3 所示，在 IP Files 页面下双击 pcie_ep IP 文件即可打开 IP 配置界面，配置界面如图 2-4 所示，主要如下

- Device Type: 选择 PCIe 工作模式，示例中选择 Legacy PCI Express Endpoint (EP) 模式；
- PCIe Generation: 选择 PCIe 的线速率，示例中选择 GEN1 模式；
- Link Width: 选择通道位宽，可选择 X1 或者 X2；当选择 X1 时，普通协议 SERDES 位置约束在 BANK83；选择 X2 时，普通协议 SERDES 位置约束在 BANK82；
- 其它选项根据用户使用情况修改。




图 2-3 PCIe IP 文件




图 2-4 PCIe IP GUI 配置



2.4 SERDES 功能测试模块介绍

2.4.1 SERDES 部分数据流描述

SERDES 相关的详细说明请参照《UG909_安路科技 PH1A400 系列 FPGA SERDES 用户手册》,《APUG041_基于 PH1A400 FPGA 的 SERDES IP 图形界面快速应用指南》,此处只做简要描述。

SERDES 部分使用比较简单,整体结构如图 2-3 所示。SERDES 初始化成功后由 prbs_gen 产生发送数据源,送到 SERDES IP 后发送出去,经过外部环回后送到 SERDES 的数据接收端口。将 SERDES IP 输出的并行数据送到 prbs_chk 模块做数据校验,如果数据无误则输出高电平的校验结果,否则输出为低电平。

2.4.2 SERDES IP 配置

本示例工程需要在 PH1A400 DEMO 板上进行验证,PCIe X1 与其它协议共享 SERDES DUAL 时,软件会自动将 PCIe 的 SERDES 位置约束在 BANK83 (x133y199z0),使用 Lane1。当其他协议使用 BANK83 的 Lane0 通道时,需要将 SERDES 位置约束在 BANK83,使用 Lane0 通道。这种情况下,其它协议速率可选择 5Gbps、2.5Gbps、1.25Gbps,参考时钟 100MHz。

当 PCIe X2 与其它协议共享 SERDES DUAL 时,软件会自动将 PCIe X2 使用的 SERDES 位置约束在 BANK83,其它协议使用的 SERDES 位置需要约束在 BANK82 (x133y160z0)。这种情况下对 SERDES 的配置没有特别要求或限制。

SERDES IP GUI 定制流程请参照文档《APUG041_基于 PH1A400 FPGA 的 SERDES IP 图形界面快速应用指南》。

3 示例使用方法

3.1 文件说明

首先解压缩本示例工程的压缩包 pcie_serdes_case.zip。该压缩包共包含 5 个文件夹,doc 文件夹下存放的是本文档。impl/case_ep 文件夹下存放的是工程文件,impl/case_rc 文件夹下是对端的 RC 模式工程。rtl/case_ep 文件夹下存放 EP 模式相关 RTL 代码,rtl/case_rc 存放 RC 模式相关 RTL 代码(仿真时使用),rtl/Design 下是 SERDES 部分相关 RTL 代码。sim 文件夹下存放仿真相关文件,tb 文件夹下是所有的 test bench 相关文件。

3.2 示例工程宏定义说明

首先需要修改工程的宏定义,工程中所有宏定义都定义在 param_pcie_ep_case0 文件中,文件位置为:



.../design/rtl/case_ep/param_pcie_ep_case0.v

宏定义中的 SERDES 部分是 SERDES IP 相关参数，IP 默认配置为 1.25Gbps、10bit 用户位宽、不使能 8B10B，如果用户不修改 SERDES 配置则此部分不需要修改。

PCIE 宏定义中的 PHY0_EN、PHY1_EN、LANE0_EN、LANE1_EN、LANE2_EN、LANE3_EN 参数用来定义示例工程中 PCIE 的位宽，需要与 PCIE IP GUI 中选择的位宽一致。参数说明如下：

- PHY0_EN: 使用位于 BANK82 位置上的 SERDES 硬核；
- PHY1_EN: 使用位于 BANK83 位置上的 SERDES 硬核；
- LANE0_EN: 使能 PCIE Lane0；
- LANE1_EN: 使能 PCIE Lane1；
- LANE2_EN: 使能 PCIE Lane2；
- LANE3_EN: 使能 PCIE Lane3。

当使用 X4 模式时，以上 6 个参数都需要宏定义。当使用 X2 模式时，需要定义 PHY1_EN、LANE2_EN、LANE3_EN。当使用 X1 模式时需要定义 PHY1_EN、LANE3_EN。

3.3 仿真实验

3.3.1 SERDES 仿真准备步骤

示例工程中默认 SERDES 速率为 1.25Gbps、用户位宽为 10bit、不使能 8B10B、只使能 Channel0、参考时钟为 100MHz，如果用户不改变此配置则不需要重新定制 SERDES IP。

与 PCIE X1 共享 SERDES DUAL 时，SERDES 速率需要按照 2.4.2 节中的要求定制，且只能使能 Channel0，SERDES 位置选择 BANK83 (x133y199z0)。与 PCIE X2 共享 SERDES DUAL 时，没有速率和位宽的限制，SERDES 位置选择 BANK82 (x133y160z0)。

如果用户重新生成 1.25Gbps 的 SERDES IP，需要做以下修改：

- 进入/design/rtl/Design/RTL/serdes/serdes_ip 目录，首先打开 serdes_dual.v 文件，将 MPLL_MULTIPLIER 参数值改成 25，MPLL_TX_CLK_DIV 参数值改为 1，tx0_rate/tx1_rate 值改为 2。
- 然后打开同目录下的 serdes_dual_src.v 文件，将文件中的宏定义部分替换到 /design/rtl/case_ep/param_pcie_ep_case0.v 文件中的 SERDES 宏定义部分。

3.3.2 PCIE X1 时仿真准备步骤

- 在工程中打开 param_pcie_ep_case0.v 文件，定义 PHY1_EN、LANE3_EN 宏定义参数；



- 打开 IP GUI 重新定制 PCIE IP，选择 GEN1/GEN2、X1 模式，其余选项默认，点击 OK 后重新生成 IP；
- 将 `/design/impl/case_ep/al_ip` 目录下的 `pcie_ep.txt`、`pcie_ep.dat` 复制到 `/design/sim/modelsim` 文件夹下替换原有文件；
- 使用 IP GUI 打开 `/design/impl/case_rc/al_ip` 文件下的 `pcie_rc.ipc` 文件，选择与 EP 相对应的位宽、速率，重新生成 IP 后将文件夹内的 `pcie_rc.txt`、`pcie_rc.dat` 文件复制到 `/design/sim/modelsim` 文件夹下替换原有文件；

3.3.3 PCIE X2 时仿真准备步骤

- 在工程中打开 `param_pcie_ep_case0.v` 文件，定义 `PHY1_EN`、`LANE2_EN`、`LANE3_EN` 宏定义参数；
- 打开 IP GUI 重新定制 PCIE IP，选择 GEN1/GEN2、X2 模式，其余选项默认，点击 OK 后重新生成 IP；
- 将 `/design/impl/case_ep/al_ip` 目录下的 `pcie_ep.txt`、`pcie_ep.dat` 复制到 `/design/sim/modelsim` 文件夹下替换原有文件；
- 使用 IP GUI 打开 `/design/impl/case_rc/al_ip` 文件下的 `pcie_rc.ipc` 文件，选择与 EP 相对应的位宽、速率，重新生成 IP 后将文件夹内的 `pcie_rc.txt`、`pcie_rc.dat` 文件复制到 `/design/sim/modelsim` 文件夹下替换原有文件；

3.3.4 运行仿真流程

准备好 PCIE X1 或者 PCIE X2 的仿真配置步骤后就可以运行仿真脚本进行仿真实验。本节中以 PCIE GEN1、X1 为例，第一步，进入 Sim 文件夹，用文本编辑器打开 `sim.do` 文件，将 `do` 文件中引用的仿真库目录替换为自己的本地仿真库目录。如下所示，将绿色部分需要替换成编译好的 Anlogic 仿真模型所在的完整路径。

```
vsim -voptargs="+acc" -now/fopt -t 1ps -L  
  
/home/xx/work/S01_SIM_LIB/ph1a/lib_32042  
  
tb -l log.txt
```

第二步，打开 Modelsim 仿真软件工具并进入（cd）到 `do` 文件所在目录中，在命令行跑下面命令：

```
do sim.do
```

运行成功后选择所要观测的信号，将会在弹出的 `wave` 窗口中看到仿真波形，可以分别查看各模块信号。普通协议只说那个了 SERDES Lane0 通道，由 `phy_i0_data_locked` 信号指示数据是否校验成功。

图中 `phy_i0_data_locked` 拉高表示普通协议 SERDES 数据校验通过，`user_link_up` 信号拉高表示



PCIE 建链成功。




图 3-1 数据收发仿真波形

3.4 上板测试

示例工程使用的是 PH1A400 DEMO 板。默认情况下如图 3-2 所示，R421 与 R422 未焊接时，位于 BANK82 的 SERDES DUAL 由金手指输入参考时钟，BANK83 使用 BANK82 输出的共享时钟。在使用本示例之前需要将 R421 与 R422 焊接上，让 BANK82 与 BANK83 的参考时钟都由金手指输入，此时 BANK82 与 BANK83 参考时钟频率一致。




图 3-2 PCIE 与 SERDES 时钟设置

工程中用到的按键与 LED 功能如下：

- SW0: SERDES PHY 复位信号，在 PCIE X2 时可用；PCIE X1 时由于和 PCIE 共享一个 DUAL，此时 SERDES 的 PHY 复位由 PCIE 硬核控制器控制；
- SW1: PCIE 复位按键；
- SW2: 板载 PCIE 中断按键；
- GLED0: 辅助时钟指示灯，有时钟时闪烁；
- GLED1: PCIE core 时钟指示灯，时钟时闪烁；
- GLED2: 未使用，处于灭状态；



- GLED3: SERDES 发送侧用户数据时钟指示灯, 有时钟时闪烁;
- RLED0: 亮表示 PCIE rdlh_link_up;
- RLED1: 亮表示 PCIE user_link_up;
- RLED2: 亮表示普通协议 SERDES 的 Lane0 数据校验成功
- RLED3: 未使用, 处于灭状态。

硬件修改好后将 DEMO 板插到主机的 PCIE 插槽中, 上电后下载 bit 文件, 等待 PCIE 启动之后可看到 GLED0、GLED1、GLED3 闪烁, 辅助时钟、PCIE CORE 时钟、SERDES 发送侧用户数据时钟都有, PCIE 与 SERDES 已启动。RLED0 常亮状态, 表示 PCIE 建链成功, RLED2 常亮, 表示 SERDES 数据校验正常;

如果用户需要和 RC 板卡对接, 需要生成 RC 侧的 bit 文件。示例工程中提供 RC 工程, 工程文件存放在目录 `/design/impl/case_rc` 中, 具体使用说明请参照《APUG039_PH1A400 PCI Express RC 对接 EP 参考设计使用说明》。

4 资源消耗

以 PCIE GEN1、X1 为例, 资源与时钟如下表。

表 4-1 资源消耗和时钟频率

资源	类型	数值
最大频率 Fmax (MHz)	aux_clk	58.113
	core_clk	135
	phy_l0_tx_usr2clk	173.974
	phy_l0_rx_usr2clk	156.961
使用资源	SLICE	3473
	PLL	0
	ERAM	2
	SERDES	1 (1 个 DUAL)
	GCLK	5
适用器件	PH1A400SFG900	

5 工程文件信息

本示例工程提供如下文件。



表 5-1 文件信息

参数	说明
Reference Design	Yes
RTL Language	Verilog
Test bench	Yes
Test bench Format	Verilog
Simulation	Yes
C	N/A
IP Model	Yes
Project Platform	PH1A400-900 Demo board

6 移植与注意事项

移植到用户设计中时，需要注意以下几点：

- DEMO 板上 BANK82 与 BANK83 的参考时钟是设计在一起的，所以用户使用 PH1A400 DEMO 板验证时，SERDES 参考时钟必须与 PCIe 一致；如果用户的电路板设计已将时钟分开，那么在与 PCIe X1 共存时，SERDES 参考时钟仍需要与 PCIe 参考钟一致，与 PCIe X2 共存时没有使用限制；
- 使用 PH1A400 DEMO 板时需要检查 PCIe 参考钟的连接方式，板子默认是只给 BANK82 送参考时钟，验证本示例工程时需要给 BANK82 也提供参考时钟；
- 与 PCIe X1 与普通协议共享 SERDES DUAL 时，普通协议的 SERDES 速率受限制，需要用户注意；



7 参考文献

- 《UG909_安路科技 PH1A400 系列 FPGA SERDES 用户手册》
- 《UG913_安路科技 PH1A400 系列 FPGA PCI Express 用户手册》
- 《APUG039_PH1A400 PCI Express RC 对接 EP 参考设计使用说明》
- 《APUG041_基于 PH1A400 FPGA 的 SERDES IP 图形界面快速应用指南》



版本信息

日期	版本	修订记录
2022. 03. 17	1. 0	首次发布简明中文版

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：<https://www.anlogic.com>）自行查询下载，也可联系安路科技的销售人员咨询获取。